サインイン

1156ピンのBGAパッケージから配線を引き出す

| 投稿日 June 13, 2021 | 更新日 July 4, 2021

BGAは、高密度実装のためのLSIパッケージとして常用されています。高密度化への要求は留まることがなく、BGAパッケージの端子素は増える一方です。今や1000ピンは当たり前で、CPUでは 5903ピンというものまで現れてきています。そこで問題になるのが、BGAまわりの配線です。端子が1,000本にもなると、配線を外に引き出すだけで何時間もかかってしまいます。

そこで役立つのが、「BGAファンアウトルーティング」機能です。この機能を使うと、BGA端子からの配線の引き出しがほんの数秒で終わります。

そこで、今回はこの「BGAファンアウト」機能を試し、その手順を紹介します。

1156ピンのBGAから配線を引き出す

FPGAでは多くのIO端子を持つものが多く、小型化のためにBGAが標準的に使用されます。そこで、今回はBGAデバイスとしてXilinx Spartan 3 - XC3S5000を取り上げます。パッケージは、1156ピンで端子ピッチは1.0mmです。そして引き出した配線の接続先として、BGAの周辺に8個の100ピンコネクタを配置します。

このFPGAでは、電源端子がIOバンクごとに設けられています。さらに、この他に2種類の電源端子がありますが、今回はIO端子からの配線の引き出しに焦点を絞り、これらの電源端子の処理は簡略化しています。また、バイパスコンデンサも配置していません。

**図1 . サンプル基板**
BGAパッケージの周辺にコネクタを配置し、IO端子から配線を引き出して接続します。

スタックアップとデザインルールの設定

まず、配線戦略に基づきスタックアップとデザインルールの設定を行います。端子数の多いBGAでは試行錯誤を繰り返す余裕はありませんので、段取り良く作業を進めなくてはなりません。そのため、層数の見積もりとルール設定を慎重に行わなくてはなりません。そこで、今回は十分な検討のすえ、配線の線幅とクリアランスを0.15mm、層数を8層(信号層6層+プレーン層2層)に設定しました。なお、BGAの配線戦略については、BGAパッケージの選択と配線戦略で解説していますので参考にしてください。

**図2 . レイヤスタックアップ**
PCB画面から [デザイン] - [レイヤ構成] を選び、スタックアップを設定。信号層4層と、プレーン層2層の、8層基板に設定しました。

ピンスワップを行う

サンプルレイアウトを見ると、ラッツネストの交差が目立ちます。この交差を減らし、コネクタとの間の配線を最短化するために、FPGAのI/O端子の配列を変更します。これには、ピンスワップ機能を用います。今回は、全てのIO端子を同じグループに設定して、入れ替えを許可する事にします。

**図3. ピンスワップの設定**
PCB画面から [ツール] - [ピン/ゲートスワップ] – [設定] を選び、FPGAデバイスのピンスワップ条件を設定します。今回は、全てのIO端子を同一グループに設定しましたが、実際の設計ではIOバンクの用途に合わせた設定が必要です。

設定後、ピンスワップ実行すると数秒で処理が完了し、ラッツネストの交差が解消されます。

**図4. ピンスワップの実行結果**
[ツール] - [ピン/ゲートスワップ] - [自動ネット/ピンの最適化] を選んで、ピンスワップを実行します。数秒で処理が完了し、交差が解消されます。

ファンアウトと引き出し配線

ファンアウト・ルーティング機能を使ってBGA端子からパッケージの外周部に配線を引き出します。この処理は数秒で終わります。

引き出しには、内層への接続のためのビアの配置と、ビアからパッケージ外周までの配線が必要になります。外側の2列はビアが無くても引き出せますが、それより内側の端子にはビアが必要です。

**図5. 引き出しに必要なビアの配置**
BGA端子からの配線の引き出しには、実装面以外の層も使用しますので、層間を繋ぐためのビアが必要です。これは、ファンアウト機能によって自動的に発生させる事ができます。今回は、これに0.5mmの貫通ビアを使用します。

配線を引き出す

Altium Designerでは、ファンアウト(ビアの発生)と同時にパッケージの外周部までの引き出しを自動的に行う事ができます。この機能は、[配線] - [ファンアウト] - [コンポーネント付随ネット] を選ぶ事によって実行します。

このとき同時に、引き出しを行うためには「ファンアウトオプション」画面の [ファンアウト後に部品外形まで配線する] を有効にしなくてはなりません。この設定を行わない場合には、ファンアウト (ビアの発生) だけで処理が終了します。

**図6. ファンアウトオプションの設定**
[ファンアウト後に部品外形まで配線する] を有効にした後、[OK] ボタンを押す事によりファンアウトが実行されます。

この機能を使うと、手作業では何時間もかかる作業が、ほんの数秒で完了します。

**図7. ファンアウトと引き出しの結果**
この画面は、実装面を見やすくするために、シングルレーヤモードで表示しています。ラッツネストの始点が、端子からパッケージの外周部に移動しており、引き出しが完了していることが分かります。さらに詳しく見ると、左上付近にビアからラッツネストが出ている箇所があります。この箇所は引き出しに失敗していますが、手作業で簡単に引き出す事ができます。

引き出せない箇所が多発した場合には

自動で引き出せない箇所は手配線で引き出します。しかし、このような箇所が多発した場合には、戦略を見直し配線密度を上げなくてはなりません。配線の精細化、IVHの使用、層数の追加などの方法があります。「高密度なBGAの配線を容易にするAltium Designerの機能」でAltium Designerのサポートする高密度化技術を紹介しています。

また、配線を精細化する場合には、歩留まりの低下を避ける為に、FPGAの周辺だけを精細化するという方法が効果的です。これにはルーム機能が役立ちます。また、ルームで領域を指定して、スペースが足りない箇所の配線をネックダウンするとい事もできます。この手順は、ルームをより有効に活用するで紹介しています。ル―ムで設定したネックダウンルールは、自動とインタラクティブ配線の両方で利用できます。

配線密度を上げる方法は他にもありますが、いずれも歩留まりとコストに影響しますので、基板メーカーとの相談が必要です。