Techniken zur Reduzierung von Ground Bounce, um Signalintegritätsprobleme zu minimieren
Im Gegensatz zu meinem Vater, der während seiner Schulzeit der Star des Basketballteams war, schaffte ich es kaum, im Training den Ball zu dribbeln. Es versteht sich von selbst, dass ich das Thema Sport aufgab, noch bevor ich wirklich damit angefangen hatte. Zwar musste ich meinen Traum vom NBA-Profi aufgeben, aber wenig später entdeckte ich meine Leidenschaft für die Kampfkunst. Ich konnte zwar nie wirklich gut mit einem Basketball umgehen, aber beim Kampfsport konnte ich mich zumindest von meinem Fußballen abstoßen, um meinen Gegner zu treffen.
Den Basketball nicht dribbeln zu können ist eine Sache. Den Ground Bounce in der Elektronik nicht zu verstehen, kann jedoch zu einem ernsthaften Problem für Ihre Schaltkreise führen. Als solider PCB-Layout Ingenieur sollten Sie dessen Auswirkungen auf Schaltungen und Signalintegrität kennen. Wenn Sie die Techniken zur Reduzierung berücksichtigen, können Sie Ground Bounce bei der PCB-Signalintegrität in all Ihren Designs minimieren.
Was ist Ground Bounce?
Um Ground Bounce zu verstehen, müssen Sie in die Grundlagen von Transistoren und Massepins eintauchen, die den Kern von integrierten Schaltungen (IC) bilden. Das Bild unten zeigt die komplementäre Metall-Oxid-Halbleiter-Schaltung (CMOS) von ICs wie Mikrocontrollern und RAM (Random Access Memory).
Ground Bounce im CMOS-Logik-Gatter
Ground Bounce kann in einer Leiterplatte nur schwer gemessen werden, und die Auswirkungen auf die Leistungs- und Signalintegrität hängen mit der Leiterbahnimpedanz und der PDN-Impedanz in der Leiterplatte zusammen. In den meisten Hochgeschwindigkeitsdesigns ist der Ausgangspin einer Treiberschaltung mit einer Last mit einer gewissen Eingangskapazität verbunden. Wenn der Ausgangspin auf logisch '1' gesetzt wird, wird die parasitäre Kapazität an der Last vollständig auf VCC aufgeladen. Wenn der Ausgang auf logisch '0' abgeschaltet wird, entlädt sich die kapazitive Last, um den Einschaltstrom zurück zum Treiber zu liefern; dieser schnelle Stromstoß fließt durch den Masse-Pin des Treibers.
Im Idealfall bleiben die Masse des IC-Gehäuses und der Platine auf der gleichen Spannung. In einem realistischen Design ist jedoch aufgrund des Bonddrahts, des Leadframes und der parasitären Induktivität im PDN eine gewisse parasitäre Induktivität zwischen der Die-Masse und der Platinenmasse vorhanden. Die gesamte Gehäuseinduktivität aus diesen Elementen kann als ein Satz von Induktivitäten in Reihe modelliert werden, wie im obigen Schema dargestellt.
Wenn der Strom durch die Induktivität auf dem Bonddraht/Leadframe/PDN fließt, baut sich eine Gegen-EMK zwischen der Die-Masse und der Platinenmasse auf. Dies führt zu einem Phänomen, bei dem die Die-Masse und die Platinenmasse für einen kurzen Zeitraum auf unterschiedlichen Spannungsniveaus liegen, was zu dem so genannten Ground Bounce führt. Dieser Anstieg wird dann durch den Gleichstromwiderstand dieser Elemente und der parasitären Kapazität im IC-Gehäuse/Die gedämpft. Um die Auswirkungen auf das Signalverhalten besser zu verstehen, ist es wichtig zu wissen, dass diese Anordnung von parasitären Eigenschaften und die Leiterbahn eine äquivalente RLC-Schaltung mit einer bestimmten Impedanz- und Resonanzfrequenz bilden.
Wie werden Schaltkreise und Signale in einer Leiterplatte dabei beeinflusst?
Wenn der Ground Bounce in einer Leiterplatte minimal ist, verursacht er wahrscheinlich keine Störungen der Die-Masse oder des Signalverhaltens. Er tritt zwar trotzdem auf, ist aber möglicherweise so gering, dass er unbemerkt bleibt. Wenn jedoch der erzeugte Rück-EMK groß ist, insbesondere wenn mehrere Ausgänge gleichzeitig geschaltet werden, steigt der Massepegel des Geräts auf ein Niveau, das andere Pin-Gruppen auf dem IC beeinträchtigt werden.
Wenn Sie sich die Leiterbahn ansehen, die das treibende Bauteil mit der kapazitiven Last verbindet, beeinflussen die Induktivität und Kapazität der Leiterbahn auch die Art und Weise, wie sich der Ground Bounce auf Ihre Signale auswirkt. Denken Sie daran, dass alle Leiterbahnen aufgrund ihrer parasitären Kapazität und Induktivität eine gewisse Impedanz aufweisen. Da eine reale Leiterbahn diese parasitären Eigenschaften aufweist, müssen sie in das gebündelte RLC-Netzwerk einbezogen werden, das aus der Leiterbahn, den Induktivitäten am Massepin des Treibers und der Lastkapazität besteht.
Pegelverschiebungen auf dem Die
Das Massepotential eines Mikrocontrollers mit Ground Bounce kann beispielsweise so verschoben sein, dass die zwischen der Stromschiene und Masse gemessene Spannung 1,5 V höher ist als ohne Ground Bounce. In anderen Worten: die Potentialdifferenz zwischen der Stromschiene und der Die-Masse wäre 1,5 V höher als das zwischen der Stromschiene und der Platinen-Masse gemessene Potential. Noch anders ausgedrückt kann man sagen, dass ein momentanes Potential von 1,5 V zwischen der Die-Masse und der PCB-Massefläche besteht (d.h. gemessen über den Masse-Pin des Treibers).
In diesem Beispiel interpretiert ein mit 3,3 V arbeitender Logik-IC, der an den Mikrocontroller angeschlossen ist, ein logisches "0"-Signal möglicherweise als "1", da er aufgrund des verschobenen Potentialpegels der Gerätemasse ein logisches "Low"-Signal von 1,5 V empfängt. Um bei diesem Beispiel zu bleiben: Ein Bauteil mit Ground Bounce könnte auch Eingänge von anderen Bauteilen falsch lesen, weil der Eingangsspannungspegel in Bezug auf die Die-Masse gesehen wird. Zum Beispiel könnte ein logisches "High"-Signal als "Low"-Signal fehlinterpretiert werden, weil die Spannung am Eingangspin aufgrund des Anstiegs der Die-Masse 1,8 V statt 3,3 V beträgt. Dies liegt unter der minimalen logischen Hochspannung von 2,31 V.
Die Auswirkung sind am schlimmsten, wenn alle Ausgänge gleichzeitig tief getrieben werden (siehe obenstehende Abbildung). In diesem Fall nimmt die Spannungsdifferenz der Die-Masse drastisch zu. Darüber hinaus wirkt diese Pegelverschiebung wie ein schnell ansteigendes Signal in einem RLC-Netzwerk, das unter bestimmten Bedingungen eine unterdämpfte transiente Schwingung aufweisen kann.
Schwingungen bei einer Pegelverschiebung
Die Pegelverschiebung auf der Die-Masse bleibt nicht für immer bestehen, und die Potentialdifferenz zwischen der Die-Masse und der PCB-Masse fällt schließlich wieder auf Null zurück. Da die Leiterbahn und die Last eine gewisse parasitäre Kapazität aufweisen, kann diese Pegelverschiebung eine gedämpfte Schwingung aufweisen, genau wie man es bei einer RLC-Schaltung beobachten würde. Je nach dem Gesamtwiderstand in der Stromschleife können diese Schwingungen unterschiedliche Dämpfungsniveaus aufweisen. Wenn eine Schwingung in der Die-Masse vorhanden ist, wird diese Schwingung einem Ausgangssignal überlagert, wodurch ein transientes Schwingungsphänomen entsteht. Das Bild unten zeigt eine solche unterdämpfte transiente Schwingung.
Die Pegelverschiebung am Die erzeugt eine starke Schwingung am Ausgang des Treibers
In einer unvollkommenen Situation ist die Ausgangsimpedanz des Treibers Null und die Last-Eingangsimpedanz unendlich, und alle auf der Leiterbahn erzeugten Transienten haben keine Dämpfung. In einer realen Situation ist die Dämpfung aufgrund der Gleichstromleitfähigkeit durch den Treiber und seiner Impedanz in den Zuständen LOW und HIGH jedoch nicht Null. Die Dämpfung ist gleich (R/2L), wobei R der Gesamtwiderstand um die sinkende Stromschleife und L die konzentrierte äquivalente Induktivität der Schaltung ist, die den sinkenden Strom enthält.
Wenn die Leiterbahninduktivität niedrig genug ist, ist die Dämpfungskonstante groß und jede Ground Bounce-Schwingung wird schnell gedämpft. Wenn die Induktivität der konzentrierten Leiterbahn niedrig genug ist und die konzentrierte Kapazität groß genug ist, können die Transienten überdämpft werden. Dies ist einer von vielen Gründen, warum sich DDR-Kanäle für eine etwas niedrigere Leiterbahnimpedanz (40 Ohm Single-Ended-Impedanz) entscheiden, da sie dann eine geringere Induktivität aufweisen. Kapazitive Lasten mit höherer Eingangskapazität haben eine größere Dämpfung, was beim Hochgeschwindigkeits-PCB-Design problematisch wird: Bauteile mit höheren Flankenraten haben tendenziell eine geringere Eingangskapazität und folglich mehr Probleme mit Ground Bounce.
Tipps zur Reduzierung von Ground Bounce in Leiterplatten
Der einfachste Weg, die Auswirkungen zu reduzieren, ist die Platzierung eines Bypass-Kondensators in der Nähe des betroffenen Bauteils. Physikalisch gesehen verhält sich der Bypass-Kondensator wie eine Batterie, die eine Änderung des Die-Massepotentials, gemessen in Bezug auf die Stromschiene, kompensiert. Der Bypass-Kondensator nimmt auch einen Teil des Stroms aus der entladenden Lastkapazität auf, wenn der Treiber schaltet. Es ist wichtig, den Bypass-Kondensator so nahe wie möglich am VCC-Pin des Bauteils zu platzieren, um die Gesamtinduktivität der Masseleitung zu minimieren. Der Kondensator kann auch an einem Pad platziert werden, das über zwei Durchkontaktierungen mit der Massefläche verbunden ist, wodurch ein Pfad mit geringerer Induktivität zur Massefläche der Leiterplatte entsteht.
Das Reihenschalten eines Widerstandes mit der Ausgangslast ist ebenfalls eine Standardstrategie, die bei Treibern mit niedriger Impedanz verwendet wird. Wenn Ihre Leiterbahnen lang genug sind, um wie Übertragungsleitungen zu wirken, müssen Sie dies wahrscheinlich sowieso tun, um eine Impedanzanpassung am Quellenende zu erreichen. Dadurch wird die Dämpfungskonstante, die vom Ausgangssignal des Treibers gesehen wird, erhöht, was die transiente Anstiegszeit des sich ändernden Signals verlangsamt und die transiente Schwingung in den überdämpften Bereich bringt. Dies ist jedoch nur anwendbar, wenn der Ausgang nicht zeitempfindlich ist, wie z.B. bei einem Adressbus für ein paralleles SRAM.
Als allgemeine Regel sollten Sie es vermeiden, störungsempfindliche Signale wie RESET, CHIP SELECT oder SET auf demselben Logik-IC zu platzieren, der anfällig für Ground-Bounce-Probleme ist. Insgesamt kommt es bei Ausgangspins, die näher am GND-Pin liegen, zu kleineren Pegelverschiebungen und schwächeren Schwingungen.
Platzieren Sie Bypass-Kondensatoren neben Logik-Bauteilen, um dem Ground Bounce in einer Leiterplatte entgegenzuwirken.
Entwerfen Sie Ihre Leiterplatte mit geringen Problemen
Letztendlich sind die Platzierung von Bypass-Kondensatoren und das richtige Design von Leiterbahnbreiten effektive Methoden, die auf viele Designs angewendet werden können. Bei richtiger Ausführung können Sie gleichzeitig die Impedanzanpassung und Signalintegrität sicherstellen. Ein PDN mit niedriger Impedanz reduziert auch den Ground Bounce und andere Probleme mit der Stromintegrität, die beim Hochgeschwindigkeits-PCB-Design auftreten. Versuchen Sie, Ihre Leiterplatte mit Altium Designer präzise zu entwerfen, um unkontrollierte Spannungsabfälle in Ihren Designs zu minimieren und andere potenzielle Verlustleistungsprobleme aufzudecken.
Altium Designer auf Altium 365 bietet der Elektronikindustrie eine beispiellose Integration, die bisher der Welt der Softwareentwicklung vorenthalten war. Somit können Designer von zu Hause arbeiten und ein noch nie dagewesenes Maß an Effizienz erreichen.
Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Auf der Produktseite finden Sie eine ausführlichere Funktionsbeschreibung und eines der On-Demand-Webinare.
