Wytyczne dotyczące trasowania PCB dla urządzeń z pamięcią DDR4
Marynarka Wojenna Stanów Zjednoczonych używa oznaczeń alfabetycznych do klasyfikowania typów kadłuba. Na przykład, BB użyto jako oznaczenia pancerników i DD dla niszczycieli. Na początku lat pięćdziesiątych – niedługo po rozpoczęciu zimnej wojny – marynarka wyposażyła pierwszy niszczyciel radarowy (Destroyer Radar Picket) w specjalne systemy łączności radiowej. DDR-y posiadały dodatkowe anteny radarowe i służyły jako jednostki wczesnego ostrzegania.
W świecie urządzeń pamięci nazwa „DDR” ma inne znaczenie dla systemów komunikacyjnych, zegarów, komputerów osobistych, smartfonów, tabletów i serwerów. Zamiast dostarczać wczesnych ostrzeżeń o potencjalnych siłach wroga, urządzenia pamięci DDR ewoluowały, aby zmienić nasze postrzeganie wydajności, jeśli chodzi o transfer danych na płytce drukowanej, zużycie energii i zależną od pamięci technologię.
DDR4 zasługuje na szczególną uwagę
W 2014 r. wprowadzono pamięć DDR czwartej generacji (DDR4), która oferuje obniżone zużycie energii, lepsze prędkości przesyłania danych i wyższą gęstość układu. Pamięć DDR4 cechuje się także lepszą integralnością danych, dodając cykliczne kontrole redundancji danych zapisu i zintegrowane wykrywanie parzystości.
Dzięki zauważalnej poprawie szybkości, wydajności i przepustowości pamięć DDR4 zasługuje na szczególną uwagę. Aby zrozumieć różnicę między urządzeniami DDR3 i DDR4, wyobraź sobie, że możesz wymienić swojego czterodrzwiowego rodzinnego sedana na jedyny w swoim rodzaju super sportowy samochód. Podobnie jak super sportowy samochód jedzie z większą prędkością i wymaga innej aerodynamiki, DDR4 oferuje solidną integralność sygnału i wymaga dużych prędkości transmisji danych.
Możemy wykorzystać naszą analogię do super sportowego samochodu jeszcze bardziej, zwracając uwagę na wygląd. W porównaniu do rodzinnego sedana, super sportowy samochód wymaga bardziej zaawansowanej aerodynamiki i kompozytów z włókna węglowego dla swojego nadwozia i komponentów. Podobnie projekty obwodów drukowanych zbudowane wokół pamięci DDR4 potrzebują innych metod trasowania, niż standardowe obwody drukowane.
Bez wyspecjalizowanych metod trasowania i przywiązania do specyficznych reguł projektowania dla DDR4 jakość sygnału z nadajnika do odbiornika może ulec pogorszeniu. Jak podejść do specyficznego projektowania DDR4 z perspektywy układu PCB? Jakie zasady najlepiej zastosować, aby upewnić się, że urządzenie działa z danymi zgodnie z przeznaczeniem?
Zasady projektowania DDR4
Czas może być wszystkim podczas pracy z czułymi sygnałami i technologią zegarową. Upewnij się, że płytka drukowana ma możliwość skutecznego zarządzania swoimi danymi, postępując zgodnie z przykładowymi wytycznymi dotyczącymi trasowania i projektowania płytek drukowanych z myślą o DDR4. W przeciwnym razie możesz napotkać opóźnienie w projektowaniu lub powtarzające się problemy z zakłóceniami elektromagnetycznymi i innymi wrażliwymi na zakłócenia sygnału słabościami.
Należy pamiętać, że szybkości przesyłania danych w zakresie od 1,6 Gb/s do 3,2 Gb/s, obciążenia wyjścia na dużą skalę i wyższe prędkości wymagają określonych technik w celu utrzymania minimalnego współczynnika błędnych bitów niezbędnych dla integralności sygnału. Na przykład, brak dbałości o zasady projektowania może prowadzić do sprzężenia pojemnościowego i indukcyjnego z jednego sygnału do drugiego. Wraz ze wzrostem tego sprzężenia przesłuch staje się coraz bardziej kłopotliwy.
Aby zmniejszyć szanse na wystąpienie sprzężenia pojemnościowego, możesz usunąć wszystkie nieużywane przelotki z projektu. Odłączenie kondensatorów między napięciem końcowym (termination voltage - VTT) a uziemieniem zminimalizuje sprzężenie indukcyjne. VTT zasila pamięć i jest niezależne od napięcia wejściowego/wyjściowego (input/output voltage - VIO) oraz napięcia rdzenia (core voltage - VCORE).
Zegary i interfejsy zegarowe są powszechne w technologii przesyłania sygnałów i danych
Plany trasowania dla różnych topologii DDR4
DDR4 SDRAM działa z topologią typu „clamshell” lub topologią „fly-by”. Obie topologie mają swoje zalety i wady. Topologia clamshell zajmuje mniej miejsca na płycie i dwie warstwy, ale wymaga złożonego planu trasowania. Upychanie ścieżek między górną a dolną warstwą pod urządzeniami pamięci może prowadzić do przeciążenia tras i dłuższych śladów końcowych.
Topologia fly-by pozwala natomiast na łatwe trasowanie i zapewnia najlepszą integralność sygnału. Topologia fly-by – z jedną warstwą wbudowanych urządzeń pamięci – wymaga jednak więcej miejsca. Ostatecznie decyzja, która z tych opcji jest najlepsza dla twojego układu, zależy od potrzeby twojego urządzenia.
Podczas konfigurowania trasowania dla projektu płytki drukowanej zawsze należy kierować tę samą grupę sieci na tej samej warstwie. Używaj kątów 45° zamiast narożników 90° i unikaj połączeń w kształcie litery T dla istotnych sieci i zegarów. Nie kieruj sygnałów pamięci bliżej niż 0,635 milimetra od zegarów PCI lub systemowych, a także upewnij się, że trasowanie znajduje się w odległości co najmniej 30 mil od płaszczyzny odniesienia i pustych krawędzi. Zachowaj też odległość między sygnałami resetowania systemu i innymi sygnałami.
Odstępy i długość mają znaczenie
Pamięć DDR4 SDRAM wymaga krótszych tras i prawidłowego odstępu, aby uzyskać optymalne taktowanie i najlepszą integralność sygnału. Zawsze unikaj trasowania dwóch warstw sygnału obok siebie i prowadź linie sygnałowe po stałej płaszczyźnie odniesienia. Podczas tworzenia planu trasy unikaj prowadzenia linii sygnałowych przez puste przestrzenie lub podziały płaszczyzny odniesienia.
Wszelkie sygnały związane z interfejsem pamięci powinny być kierowane między odpowiednim uziemieniem lub warstwami zasilającymi. Kieruj sygnały DQ, DQS i DM w obrębie danej grupy linii bitowej na tej samej warstwie, aby zmniejszyć lub wyeliminować różnice prędkości transmisji między warstwami. Ponieważ sygnał zegara musi mieć dłuższe opóźnienie propagacji niż sygnał DQS, ślad sygnału zegara musi być dłuższy niż najdłuższy ślad DQS dla modułów DIMM. Różnicowe linie zegarowe mają wyższą odporność na szum, a także inne negatywne wpływy na integralność sygnału.
Solidne oprogramowanie do trasowania pomoże ci upewnić się, że każdy intensywny sygnałowo projekt jest w stanie płynnie działać
Aby zaplanować odstępy między ścieżkami w układzie, wykorzystaj odległość pionową do najbliższej ścieżki powrotnej dla określonego śladu jako czynnik. Praktyka polega na użyciu „H” do przedstawienia współczynnika. Pomnóż tę długość przez pięć, aby znaleźć minimalny odstęp między dwiema parami zegarów lub parą zegarów. Pamiętaj, że śledzenie adresów / poleceń / kontroli i ścieżek DQ / DQS / DM wymaga minimum 3H między ścieżkami.
Aby wszystko uprościć, możesz łatwo symulować integralność sygnału w Altium Designer® w fazie przechwytywania projektu i układania płytki w procesie projektowania PCB. Symulator oblicza charakterystyczną impedancję ścieżek i wykorzystuje te informacje wraz z informacjami makromodelu bufora wejścia / wyjścia jako dane wejściowe.
Altium pomaga również w definiowaniu szerokości i grubości ścieżek dzięki opcji „Charakterystyczna impedancja zależna od szerokości” (Characteristic Impedance Driven Width) w ramach reguły projektowej „Szerokość trasy” (Routing Width). Planowanie PCB dla płytek drukowanych z pamięcią ulotną, pamięcią nieulotną, zależnościami taktowania i zegara oraz dla par różnicowych nigdy wcześniej nie było łatwiejsze. Skorzystaj z oprogramowania do projektowania płytek drukowanych, które wykona zadanie dokładnie i efektywnie.
Aby dowiedzieć się więcej o wytycznych dotyczących trasowania PCB dla urządzeń pamięci DDR4, porozmawiaj z ekspertem z Altium.
