Presentazione delle Interconnessioni ad alta densità e l’evoluzione dell’elettronica

FIGURA 3. Aumenti costanti di complessità e densità caratterizzano le basette HDI utilizzate nei telefoni dal 1994 fino al giorno d’oggi.   

FIGURA 4. Una basetta per telecomunicazione ad alta affidabilità per un controller di una fibra ottica tripla OC-192 (10 Gb/s). La costruzione è con laminati a bassa perdita ed utilizza una struttura HDI 1+6+1.  

FIGURA 5. Utilizzo tipico di una microvia per connettere vari condensatori e resistenze.

Miglioramenti di prestazioni

Quando sono richiesti miglioramenti delle prestazioni per i PWB, HDI è il fattore principale. Oltre a rendere i PWB più piccoli, più leggeri e più sottili, consente di avere una prestazione elettrica superiore. Alcuni di questi miglioramenti sono: 

• Correnti parassite di un ordine di grandezza inferiore
• Stub di dimensioni minime
• Tensione stabile
• Rimozione dei condensatori di disaccoppiamento
• Disturbi e crosstalk ridotti
• RFI e EMI nettamente inferiori
• Piani di massa più vicini
• Opportunità per capacità distribuite (PWR/GND)
• Piani di massa con via integrate che riducono emissioni e radiazioni

Con i fabbricanti di semiconduttori che diminuiscono le dimensioni dei propri dispositivi, le leggi della fisica permettono tempi di salita/discesa più brevi, il che si traduce in un aumento delle frequenze. Ma con dispositivi più piccoli aumenta la dissipazione di calore. Con una riduzione della tensione di alimentazione per minimizzare la dissipazione di potenza, quello che succede è che aumenta la sensibilità dei circuiti a disturbi e perdita di potenza di segnale.

I laminati ad alte prestazioni sono sempre stati uno dei requisiti. Inoltre i processi migliorati per la fabbricazione di microvia migliorano anche la performance ad alta frequenza.

Le microvia hanno quasi 1/10 dei parassiti di TH. Le strutture Test Vehicle possono validare l’induttanza più bassa nelle microvia, e quando combinate con condensatori di disaccoppiamento a bassa induttanza, e via-in-pads, mostrano i benefici della riduzione del rumore, specialmente per logica ad alta velocità.

Accesso a Componenti Avanzati (parti) 

L’industria del semiconduttore è il trainante principale per l’elettronica. Le geometrie dei gate più piccoli ed un numero totale di gate più elevato permettono di eseguire più funzioni - e più velocemente. Con wafer più ampi, i prezzi continuano a calare.

Gli imballaggi IC, diciamo con un dispositivo ad un pitch (passo) compreso tra 0,80 - e 0,65-mm, beneficiano di tecnologie PCB come HDI, ma l’utilizzo del pitch a 0,8 mm e di dispositivi più piccoli è dove l’HDI realmente comincia a fornire benefici. Le via cieche permettono di risparmiare spazio sui livelli interni e hanno ridotto le superfici delle via, così come hanno reso possibile le via-in-pads. Tipico di questi dispositivi sono i pin a 953, pitch 0,65mm, Processore a Segnale Digitale (DSP) visto in Figura 6a oppure i DSP con pin 498, mostrati in Figura 6a.  Gli altri nuovi componenti che si stanno diffondendo sono quelli con un numero di pin compreso tra 600 e 2500 pin, e pitch anche di 1.00- e 0.8.-mm. Sebbene alcuni di questi sono switch di telecomunicazione digitale (Figura 6c), la vasta maggioranza sono le nuove porte logiche programmabili (le FPGA).  Gli attuali prodotti di Actel, Infineon, Xilinx e Altera hanno imballaggi con 456, 564, 692, 804, 860, 996, 1020, 1164, 1296, 1303, 1417, 1508, 1696 e 1764 pin. Sono state progettate anche FPGA con un numero di pin superiore a 2000!

FIGURA 6. a. Dispositivi con pitch sottili come questo microprocessore a 953 pin con pitch a 0.65mm, b. il dispositivo DSP con 498 pin o c. il controller con 480 pin @ 0.4 mm, anche il d. 182 pin @ 0.25 mm richiedono microvia. e. Lo switch digitale pitch 1.00 mm 2577 pin ora richiede microvia per essere connesso a un circuito stampato.

Le opportunità dell’HDI

Altri benefici dell’utilizzo della tecnologia HDI consistono nella facilità di progettazione, cosa che si traduce in tempi di commercializzazione più veloci e in una migliore affidabilità.

Tempi di commercializzazione più veloci

Tempi di commercializzazione più veloci sono possibili grazie ad un posizionamento dei componenti facilitato usando via cieche o via-in-pads. Altre efficienze di progettazione sono dovute a spazi più piccoli, breakout BGA migliorati, boulevards routing (cfr. Cap 4), e comodità di auto-routing usando via cieche/nascoste anziché la tecnologia through-hole. Il tempo totale di progetto del sistema può essere ridotto grazie alle migliori prestazioni delle via cieche rispetto a quelle TH, e al fatto che occorrono meno respin a causa dell’integrità del segnale e la riduzione del rumore.  

Migliore affidabilità

Un test di affidabilità approfondito sull’affidabilità della microvia è stato svolto dall’IPC-ITRI verso la fine degli anni ‘90. [1] Altri gruppi (come HDPUG & NASA-JPL) hanno anche prodotto dei report sulla superiore affidabilità di via small-blind rispetto alle via TH. [2] Capire “PERCHÈ” è abbastanza semplice! La proporzione della via (AR rapporto profondità/diametro) è meno di (<) 1:1 rispetto a quella TH che presenta un AR che parte da >6:1 (+) fino a superare il rapporto fi 20:1. Questo è un risultato dei materiali sottili e materiali TCE Z-Axis utilizzati in HDI (cfr. Cap 2). I materiali HDI sono numerosi e superano il laminato multilivello per varietà e sono coperti dallo Standard IPC-4104A e non dall’IPC 4101B. Se le via blind sono propriamente forate e placcate, poi eseguiranno molte volte il ciclo termico come i TH tipici (cfr. Cap 6)

I sottili materiali HDI sono quindi ben adattati per trasferimento termico del calore ed anche ad essi si applica lo Standard Design IPC HDI, IPC-2226.

Costi inferiori

I Capitoli 4 e 5 discuteranno nel dettaglio il processo di design migliorato per i PWB HDI. Propriamente pianificato ed eseguito, un HDI multistrato può essere meno costoso di un’alternativa basetta TH. Nella Figura 4 è illustrato il benchmark di un TH multistrato a 14 strati ad alta velocità e impedenza controllata rispetto ad un HDI multistrato a 8 strati. Utilizzando il lato secondario del PWB è stata necessaria un’area del 40% più piccola e 6 strati di meno.

Prevedibilità o “Quanto Costerà”? e la necessità di modelli di progetto  

Prevedibilità

I clienti hanno bisogno di conoscere le regole di progetto, l’accumulo di HDI e il PREZZO, PRIMA di iniziare il progetto o le basette di progetto.

I produttori possono prezzare il progetto DOPO che è stato disegnato, ma senza i numeri a disposizione nessuno può permettersi di finire in un vicolo cieco. Il concetto che “Le microvia costano di più” significa non sapere come progettare propriamente una basetta HDI.

Uno dei vantaggi del Benchmarking (analisi comparativa) HDI negli ultimi 37 anni è stato il grafico TH contro HDI visto in Figura 7. La comparazione Prezzo/Densità. Le due variabili chiave sono RCI, una valuta di comparabilità, normalizzata rispetto al prezzo attuale di un multistrato a 8 strati DEN, il numero medio di pin su una basetta divisi per lunghezza e larghezza della basetta.

FIGURA 7. TH contro HDI Comparazione Prezzo / Densità. L’Indice di Costo Relativo (RCI) e la previsione di DENsità (pin/mq) fornisce una comparazione rapida degli strati TH (colonna A) rispetto alle equivalenti strutture HDI (colonne B - G). 

Gli RCI nella matrice sono i numeri “Base” (o minimi) per costo. Ma il numero “Massimale” per una gamma è fuori dalla nostra capacità di calcolo o di determinazione in questo momento. Dipende tutto da vari fattori nel progetto. I rendimenti sono molto sensibili al diametro min., setti anulari (annular ring), traccia e spazio min., spessore dei materiali, numero totale di fori e la loro densità. Altri fattori di costo come finiture, riempimenti dei fori, e tolleranze influenzano il prezzo. Ho aggiunto una colonna per “Densità” (DEN). Indica il Numero Massimo di Connessioni Elettriche (chiamate “pin”) per metro quadrato di superficie (per entrambi i lati). Le linee tratteggiate sono i PCB “equivalenti”. Così, per esempio, una basetta TH 18-layer (colonna A through-hole) con una media di 100 ‘pin’ per mq. avrebbe potuto essere stata disegnata come una basetta HDI 10-layer (1+8+1-colonna C) perché può sopportare 210 ‘pin’ per mq. in (p/si). Oppure, poteva essere disegnata come una basetta HDI 6-layer con 2+2+2 (colonna E, sempre 200 p/si). 

L’RCI non mostra il risparmio “Assoluto” dei costi in questo esempio. Il risparmio dei costi “Relativo” è 28.1% per un 10-layer e 20.5% per 6-layer HDI “equivalenti”. Ma una basetta più piccola potrebbe risultare in più basette per pannello ed il “PREZZO” sarebbe ancora più basso rispetto ai numeri indicati sopra. Nella fascia da 8L a 18L, le basette HDI, specialmente il 2+N+2 NON sono l’equivalente di basette TH a 8 e 18L, rappresentano basette con 12X-20X la densità di basette TH.

Questa Matrice è basata su FR-4. Ciò ha due implicazioni importanti. La scala RCI TH (da 4L - 16L) rappresenta un prezzo competitivo impostato dalla Cina. Questa scala è depressa comparata al prezzo HDI. Per cui il prezzo HDI, se uguale o più basso, è molto competitivo. Se il materiale di costruzione NON è FR-4, ma un materiale più costoso come Dj o Dk, allora i risparmi dall’HDI saranno MOLTO MAGGIORI riducendo gli strati!

Guarda e scopri come Altium Designer supporta progetti HDI:

Registrati e prova Altium Designer 19 oggi stesso.