PCB-Stackup erstellen und Fehler vermeiden

Francesco Poderico
|  Erstellt: May 6, 2019  |  Aktualisiert am: November 19, 2020

In den vergangenen 20 Jahren und mehr ist die Elektronik zu einem immer komplexeren Bereich geworden. Die Leiterplattendichte wurde an ihre Grenzen getrieben. EMV/EMB Regulierungen haben sich weiterentwickelt und verschärft. Speeding Edges sind kleiner geworden. Aus diesem Grund benötigen PCB-Layout-Designer ein gehöriges Verständnis für EMV, PDN, EMB und SI, um ein modernes PCB selbstbewusst zu routen. In diesem Artikel beschäftigen wir uns mit den Überlegungen, die wir anstellen sollten, um ein PCB-Stackup korrekt zu erstellen. 

Womit beschäftigen wir uns?

In diesem Artikel beschäftigen wir uns mit der Planung eines PCB-Stackups und dessen Umsetzung in Altium. Wir betrachten Möglichkeiten der Designoptimierung zur Verringerung des SI-Problems bei einem HSD (digitales Highspeed-Design).

Wir beschäftigen uns mit den folgenden Punkten

  • Nachvollziehen des Datenblattes mit PCB-Schichtstoffen.

  • Einschätzung der Anzahl von Signalschichten.

  • Empfehlungen für das Design eines PCB-Stackups mit Altium.

  • Typische Fehler und Fallstricke und die Verwendung von Altium zu ihrer Verhinderung.

Nachvollziehen des PCB-Schichtstoffe Datenblatts

Zunächst sollte der PCB-Layout-Designer die PCB-Schichtstoffe für seine Anwendung auswählen (Harz, Kupferfolie, Glasgewebe). Die Wahl der PCB-Beschichtung hängt von der Anwendungsart ab. 

Zum Beispiel:

  • HSD (digitaler Highspeed-Stromkreis), typische Anwendungsbereiche sind Server, Router, Highspeed-Datenkanäle (wie PCIe, 10Gbe etc.). Benötigt Beschichtungen wie FR408HR, I-speed, etc.

  • Hohe thermische Zuverlässigkeit, typische Anwendungsbereiche sind die Automobilbranche, Luft- und Raumfahrt, Militär. Benötigt Beschichtungen wie P95/P25 (mit hohem Tg/Td).

  • RF & Mikrowelle. Benötigt Beschichtungen wie IS680 TerraGreen(RF/MW) , etc.

  • Halogenfrei, typische Anwendungsbereiche sind Transportwesen, mobile und drahtlose Geräte. Benötigt Beschichtungen wie TerraGreen.

  • HDI (High Density Interconnect), typische Anwendungsbereiche sind Layer Count Verringerung, Militär und Luft- und Raumfahrt. Benötigt Beschichtungen wie I-Speed, FR408HR, etc.

  • Polyimide, typische Anwendungsbereiche sind Militär, Luft- und Raumfahrt. Benötigt Beschichtungen wie P25N, P95/P25, etc.

Um das passende Material auszuwählen, müssen wir das PCB-Datenblatt nachvollziehen können.

Wichtige zu beachtende Parameter

CTE

Der Koeffizient der Wärmeausdehnung, ausgedrückt in PPM. Ist normalerweise höher auf der Z-Achse als auf der X- und Y-Achse. Dieser Parameter ist entscheidend auf der Z-Achse. Wenn er bei der Montage zu hoch ausfällt, kann es durch die unterschiedlichen Ausdehnungen zwischen der Beschichtung und dem Kupfer zu winzigen Rissen auf dem Durchsteiger kommen.

Stattdessen sollte man beim Designen von Elektronik mit vielen Wärmekreisläufen CTE-x,y als Parameter beachten.  In der Luft- und Raumfahrt beispielsweise spielt CTE-x,y eine wichtige Rolle, da LEO-Satelliten über Umlaufdauern von 90-120 Minuten verfügen und die Satelliten daher einer Vielzahl von Wärmekreisläufen ausgesetzt sind, die zu Rissen an den Seiten der Komponenten führen können.

Tg, Glasübergangstemperatur

Die Tg ist die Temperatur, bei der sich vorimprägniertes Harz vom festen Zustand in relativ elastisches Material verwandelt, also schmilzt.

Td, Zersetzungstemperatur

Wie der Name bereits vermuten lässt, handelt es sich hierbei um die Temperatur, bei der vorimprägniertes Material sich zersetzt und seine Eigenschaften verliert.

Dk, Dielektrizitätskonstante

Dieser Parameter beschreibt die durchschnittliche Dielektrizitätskonstante für den Kern und vorimprägniertes Material. Ich verwende den Begriff „durchschnittlich“, da ein vorimprägniertes Glasgewebe bei Betrachtung der Struktur folgendermaßen aussieht:

Abbildung 1 vorimprägnierter Faserverlauf beim Stackup erstellen

Abbildung 1 vorimprägnierter Faserverlauf beim Stackup erstellen

Abbildung 1 vorimprägniert: Das Harz füllt die Lücken der Glasstruktur auf und erschafft einen dielektrischen Dk1 Bereich sowie einen mit Dk2. Bei sehr hohen Frequenzen kann dies zu Problemen führen (die in diesem Artikel nicht besprochen werden). Der Kernpunkt beim Designen von HSD-Stromkreisen besteht darin, dass man ein vorimprägniertes Material auswählen muss, das so homogen wie möglich ist, wie I-Speed, FR408HR, Tachyon 100G.

Tan(δ ) oder Df, Verlusttangens oder Verlustfaktor

Eine elektromagnetische Wellenform, die sich durch dielektrisches Material bewegt und teilweise von diesem Material absorbiert wird. Diese Absorption wird von einem Parameter gemessen, der normalerweise auf dem Datenblatt unter Dk zu finden ist. Er entspricht einer Abschwächung pro Zoll mithilfe der Gleichung 1: Att=2.3 f tan⁡(δ) √(ϵ_r ) (dB/in]) [eq. 1]

Wenn f = Frequenz in GHz und ϵ_r die dielektrische Kontakte des Materials darstellt.

Beispiel: Die Isola FR408HR verfügt über ϵ_r   = 3,7 und tan(δ )= 0,011 und erlebt deshalb bei 10 GHz eine Abschwächung von Att(10GHz) = -0,94 (dB/in). Bei der Verwendung von FR408HR nach nur 3 Zoll verlieren wir also bereits -3 dB. 

Einschätzung der Anzahl von Signalschichten

Um ein PCB-Stackup zu designen, müssen wir die Anzahl der von uns benötigten Schichten berechnen.

Es gibt zwei Möglichkeiten, um dies zu tun.

  • Die erste Möglichkeit [1] setzt voraus, dass die Komponenten mit der höchsten Anzahl an Pins, z.B. eine BGA-Komponente, das Worst-Case-Szenario vorschreibt. Mithilfe dieser Methode schätzt man die Anzahl der Signalschichten ein, indem man die Anzahl der IO-Pinreihen (oder Säulen) nimmt, diese durch 2 teilt und dann das Ergebnis zur nächsten geraden Zahl aufrundet. Wenn ein BGA zum Beispiel eine IO-Reihe (Säule) mit einer Tiefe von 11 hat, ist zu vermuten, dass man mindestens 6 IO-Lagen benötigt.

  • Die zweite Methode ist die Regel von Rent.[2] Rent war Ingenieur bei IBM und für die Methode bekannt, mit welcher er den durchschnittlichen Abstand der Leiterbahnen berechnete. Gemäß seiner Regel entspricht der durchschnittliche Abstand in Zoll bei M-Routingschichten und N-Verbindungen [2]: P_avg=(XY)^(1/2)/N  2,7 M     [eq. 2]

Wenn X und Y den X- und Y-Maßen der Platine in Zoll entsprechen. Daher kann man die Anzahl der Routingschichten durch die Berechnung von M einschätzen und dann überprüfen, ob der erzielte Abstand mit der PCB-Technologie kompatibel ist.

Betrachtung der Referenzebene

Nach Berechnung der Anzahl der Routingschichten müssen wir die Anzahl der Ebenen festlegen. 

  • Die 0V-Ebene ermöglicht Highspeed-Signalen einen Rückweg (eine ausschlaggebende Leiterbahn stets in 2 Ebenen routen). Aus diesem Grund muss man sicherstellen, dass die 0V-Ebene sich so weit wie möglich erstreckt.

  • Alle Ebenen schwingen mit! Jede Ebene fungiert als Antenne und schwingt mit bei [3]

F_GHz=150 √((l/L)^2+(m/W)^2 )     [eq. 3]

Wenn l und m die Modi und W und L die Maße in mm darstellen. Wenn eine Ebene beispielsweise die Maße 100mm x 50mm hat, sollte der erste Modus um 1,34 GHz mitschwingen. Warum benötigen wir diese Informationen? Weil wir dann während des EMC-Tests (emittierte Strahlung), wenn wir einen Höchststand um 1,34 GHz erreichen, bei dem es sich nicht um ein Mehrfaches (oder eine Intermodulation) einer Uhr handelt, wissen, dass die Ebene wahrscheinlich mitschwingt. (Es gibt Designtechniken, um die Resonanzfrequenz zu steigern, doch diese sind im Umfang dieses Artikels nicht enthalten). 

  • Hohlraumresonanz zwischen Ebenen. Um eine Hohlraumresonanz zwischen 2 Ebenen mit gleichem Potenzial (wie 0V) zu vermeiden, dürfen die Durchsteiger der Ebene nicht weiter als λ/(10 √(ε_r )) [3] voneinander entfernt sein. 

  • Reduzierung des Q der VDD-GND Ebene. Jede VDD-GND Ebene dient einer wichtigen Regel. Sie liefert Kapazitäten, während sie mitschwingt. Wenn sie über eine hohe Kapazität verfügt, versagt sie höchstwahrscheinlich bei der emittierten Strahlung. Dies kann man vermeiden, indem man die 2 Ebenen so dicht wie möglich zusammen legt (Steigerung von C und Reduzierung von Q).

Planung des PCB-Stackups mit Altium

Jetzt ist es Zeit, das PCB-Stackup zu designen. Dank der zuvor besprochenen Themen kennen wir Folgendes:

  1. Die Anzahl der Signalschichten

  2. Die Mindestanzahl der Ebenen

  3. Ausschlaggebende Signale (Uhr, ddr, USB)

  4. PCB-Beschichtungsmaterial

Durch Punkt 1 und 2 haben wir eine gute Vorstellung davon, wie viele Schichten wir für die Anwendung benötigen.  Nehmen wir an, dass wir rund 6 Schichten für die Signale und 6 Schichten für die Ebene haben. Wir starten Altium, um Zeit zu sparen! Öffnen Sie Ihr PCB-Projekt und erstellen Sie ein PCB-Dokument. Wählen Sie dann den Layer Stack Manager und gehen Sie auf  Tool->Presets und wählen Sie 12 Schichten aus.

Planen und erstellen Sie PCB-Stackups in Altium Designer.

Altium erstellt ein standardmäßiges PCB-Stackup, das folgendermaßen aussehen sollte:

Standardmäßiges PCB-Stackup

Jetzt müssen wir das obige Stackup mit dem PCB-Beschichtungsmaterial, das wir für unsere Anwendung ausgewählt haben, modifizieren.

Wenn wir mit den standardmäßig ausgewählten Materialien nicht zufrieden sind, ändern wir diese und geben das korrekte Material, seine Stärke, Dk und Df ein.

Das standardmäßige Stackup von Altium verfügt über eine gute symmetrische Struktur und dient bereits als gutes Beispiel dafür, wie ein Stackup designt werden sollte.

Wenn wir mit dem Material zufrieden sind, müssen wir entscheiden, welche Schichten für die Signale, ausschlaggebenden Signale und Stromebene verwendet werden sollen.

Zunächst sollten wir mit der Planung der ausschlaggebenden Signale beginnen (zum Beispiel Uhr-Leiterbahnen, ddr-Leiterbahnen etc.).  Wenn wir beispielsweise eine Platine mit einigen Leiterbahnen und charakteristischen Scheinwiderständen von 50 und 90 Ohm haben, können wir auswählen, welche Lage diese Leiterbahnen routen soll. Dafür können wir Altium verwenden.\

Klicken Sie auf die Scheinwiderstand-Registerkarte (auf der unteren Seite)

Erstellen Sie PCB-Stackups in Altium Designer.

Klicken Sie dann auf Scheinwiderstandsprofil hinzufügen: 

Planen Sie PCB-Stackups in Altium Designer.

Sie sollten jetzt das standardmäßige Scheinwiderstandsprofil für eine 50 Ohm Leiterbahn sehen:

 

Gemäß oben angezeigtem Scheinwiderstandsprofil liegt die Breite einer 50 Ohm Leiterbahn bei rund 0,14 mm an den oberen und unteren Schichten, während die inneren Schichten nur 0,038 mm messen. Wenn wir damit zufrieden sind, können wir fortfahren. Anderenfalls müssen wir entweder die vorimprägnierte Stärke oder das Beschichtungsmaterial ändern.

Jetzt routen wir die 90 Ohm Leiterbahn (normalerweise für USB), indem wir auf das + Zeichen klicken, das ein neues Profil erstellt. Dann ändern wir den anvisierten Scheinwiderstand auf 90 bei der Eigenschaft. 

Wenn eine Lage nicht über einen Scheinwiderstand von 90 Ohm verfügen kann, werden Sie von Altium mit einer Warnung im Scheinwiderstandsprofil darüber benachrichtigt.

 

Sie können dann das Material ändern und die oben genannten Schritte wiederholen, bis Sie eine zufriedenstellende Lösung für Ihre Anforderungen gefunden haben.

Im nächsten Artikel beschäftigen wir uns damit, wie man Altium nutzen kann, um so manche Design-Fallstricke beim Routing ausschlaggebender Signale auf einer Leiterplatte mit mehreren Lagen zu vermeiden. 

Laden Sie jetzt eine kostenlose Testversion von Altium Designer herunter und erfahren Sie mehr über die Stackup und Scheinwiderstand Funktionen. Wenden Sie sich heute an einen Altium Experten, um mehr zu erfahren.

Über den Autor / über die Autorin

Über den Autor / über die Autorin

neueste Artikel

Zur Startseite